Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/03 (Tue) 21:24:34

さきほどHPを更新しましたが、ちょっとややこしいことが分かりました。DACのアナログ出力って、LRクロックと同期しているわけではないようです。そのため、LRクロックをわずかに遅延させただけでは、アナログ出力は遅延しません。DACを強制リセット、あるいは再起動するなどの処理で対応できるのかもしれませんが、まだ未確認です。R-2RラダーDACみたいに、LRクロックに完全に同期した出力が得られる場合には問題ないのですが・・・・。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - d URL

2024/12/04 (Wed) 18:44:37

え、それはびっくりですね。

DACは内部にFIRを持っていると思うので、その遅延があるのはわかります。LRクロック＝入力データだという認識で考えると、LRクロックを遅延させれば信号は遅延しそうなのですが・・・

奥が深いですね。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - d URL

2024/12/04 (Wed) 18:48:50

記事読みました。システムクロックに同期しているということですね。

ところで、このシステムクロックの1クロック目というのは、DAC内部ではどの立ち上がりになるのでしょうね。

つまり、全DAC同時に立ち上がりを制御しないと、それぞれのDACがばらばらな位相を持った動作をするということになるのではないかと思います。

このシステムのような状況だけでなく、例えば2パラとか4パラしているだけのシステムでも、もしかすると位相は少しずつずれている可能性も、I2Cの制御タイミングなどが同一でないことも考慮すると、否定できないのかもしれません。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/04 (Wed) 19:16:16

すくなくとも、AK4497ではLRクロックがアナログ出力の起点ではないようです。他のDACだとどうなのかなあ～という感じです。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/04 (Wed) 19:33:06

>つまり、全DAC同時に立ち上がりを制御しないと、それぞれのDACがばらばらな位相を持った動作をするということになるのではないかと思います。

たぶんその通りだと推察されます。勿論、LRクロックで１クロック以内の位相のずれを問題視するか、許容するかですね。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/04 (Wed) 19:37:11

>このシステムのような状況だけでなく、例えば2パラとか4パラしているだけのシステムでも、もしかすると位相は少しずつずれている可能性も、

リセットが同じタイミングならパラでも大丈夫な気もしますが、パワーオンリセットだと各素子で多少立ち上がりがずれる気もするので微妙だなあ。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/04 (Wed) 21:13:05

DAC1795-I2Cで実験してみました。
１．PCM1795を連続動作させた場合
PCM1795ではAK4497とは異なって、ほぼスムーズにLRクロックに追従するようです。「ほぼ」というのは、プログラムでLRクロックの1/64分割で増加させていますが、PCM1795の出力は８分割毎に位相がずれていきます。すなわち分解能は1/8LRクロックです（8BCK毎です）。８という数値は８倍オーバサンプリングと何か関係するかもしれません。

２．LR遅延設定後にRESETパルスを挿入した場合
基本的にはLRクロックの遅延にあわせてスムーズにアナログ信号もずれていきます。「基本的」と書いたのはたまに、アナログ信号の遅延が微妙に不連続に動く場合があります。どうもリセット後の処理時間にバラつきがあるようなのですが、ばらつく頻度が小さいのでLRクロックとの兼ね合いがあるのかもしれません。LRクロックを監視して、リセットのタイミングを見計らえれば解決するかもしれません（ハード上ではできるので、プログラム次第です）。
　
ここまでで分かったことはPCM1795であれば、最低限でLRクロックの1/8分割は問題ないようです。リセットをかければ1/64分割もほぼできそうです。ただ、リセットをかけると500usほど音が途切れますので、調整時にすこしプチ音がでるでしょう。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/04 (Wed) 21:39:14

ついでにDAC4493-I2Cでも実験です。
１．連続動作時
　LRクロックを遅延させると、ある遅延量でいきなり１LRクロック分の不連続な遅延が発生します。連続動作時には遅延量の設定は無理っぽいです。

２．LR遅延設定後にRESETパルスを挿入
　AK4493は外部リセットがないので、内部リセットを使います。結果としてはLRクロックの遅延にあわせてスムーズに遅延するようです。リセットの期間は200us程度かかりますが1/64LRクロック分解能が活きそうです。

ひょっとして、PCM1795の場合も内部リセットを使えばいいかもです。ついでなので試してみましょう。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/04 (Wed) 22:01:25

PCM1795の場合は内部リセットも外部リセットも結果は同じでした。

＃面倒なのはPCM1795でI2Cでリセットコマンドを送ると、即座にリセットがかかるみたいでI2Cのアクノリッジが返ってきません。そのため、通常のI2Cルーチンをつかうと、リセットコマンドを送った瞬間フリーズです。リセットコマンドはI2CではないSPIで送る必要がありそうです。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - kkumax

2024/12/05 (Thu) 12:08:55

まだ開発途上なので質問するのは時期尚早なのは承知の上で質問させてください。m(_ _)m
この画期的なタイムアライメント機能を使うには
専用のDAC基板が必須になってしまうのでしょうか？
それとも一般的なDAC基板(現在までリリースしていただいた分)にも
適応出来る可能性があるのでしょうか？
(システムを最初から再構築しなければならない様な予感がして怖いです)

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/05 (Thu) 12:31:13

スタンドアロンで動いているDACを相手にするとなると対応はいまのとこと２つあるかと。
１つは、ディレイの設定毎にDACの電源を再投入する方法。ものすごく面倒だけど、改変は不要。
もう１つは、LCDとスイッチを付加しているDACの場合は、ソフトをすこし修正して「DACリセット」機能を追加。スイッチをおすたびにリセットがかるようにします。これなら電源は切らずに済みます。

後者が現実的なんだろうなあ～。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - kkumax

2024/12/05 (Thu) 12:50:15

m(_ _)m早急な説明ありがとううございます。
すいません。もう少し教えてください。
スタンドアロンとは？
例えばPIC一個に対して複数のDACが同期モードで動いている場合は
どうなるのでしょう？
自分の環境で申し訳ないのですがAK4499基板ｘ4で
一個のスピーカーに対して一個のDAC-ICを当てて鳴らしています。
この場合だと同期モードの動作が上手くいかない様な気がします。
そうするとせっかく4個一緒に音量調節が出来ていた部分を切り離さないと
ダメなのかなぁとか

独り言...
物置で眠っているアルテックの同軸ユニットの位相を正確に合わせて
且つ急峻なフィルターでマルチにしたらどんな音が聴けるのか....

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - ヒロ

2024/12/05 (Thu) 19:57:43

＞スタンドアロンとは？
自己完結型のDACです。ほとんどがこれに相当するかと思います。

＞例えばPIC一個に対して複数のDACが同期モードで動いている場合はどうなるのでしょう？
たとえば２パラ差動とかですよね。LRクロックの周波数を計測していタイプのDAC（DAC4499など）であれば、個別のリセットになりますがLRクロックのタイミングをみてリセットできるはずなので、ほぼ同期はとれると思います。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - kkumax

2024/12/05 (Thu) 20:07:46

御説明ありがとうございます。
基板リリースの際は是非とも自宅システムに組み込んで聴いて見たいと思います。
楽しみにしています！

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - せんべいさん

2024/12/15 (Sun) 13:36:42

D37だと、音道は2.7ｍ？くらい？？。
ツイーターは、5ｋｈｚくらいなんでしょうか？。
興味はつきませんね。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - kkumax

2024/12/15 (Sun) 15:22:55

せんべいさん　こんにちは
＞ツイーターは、5ｋｈｚくらいなんでしょうか？。

FE168SS-HPの周波数特性は2KHｚ以降凸凹なのでその部分を補うために
このコンプレッションドライバー(ツイーター)を追加しています。
1.9KHzが推奨クロスですが現状は3KHzで使用しています。
高性能なDIV5142のおかげで濁り無くスムーズな繋がりだと
感じています。
プレーヤー部分からDACまですべてI2S接続とし
音質劣化が最小になる様にしているのも効いているか知れません。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - せんべいさん

2024/12/15 (Sun) 19:04:04

＞ kkumaxさん

実は私もそんな使い方に興味を持っていました。
私は、ターキー（138ES-R）なんですが、どうしても5ＫＨＺ以上の音が荒く感じられたので、一時12db-outのパッシブネットワークを作ってみた事があるのです。
でも、あまり効果が感じられなかったんですよ。
div5142の高遮断タイプだと、どうなるのかなって気になります。

Re: ちょっとTea Time!? 分解能を上げたタイムアライメントを考える！の巻きについて - せんべいさん

2024/12/15 (Sun) 19:14:10

＞たとえば２パラ差動とかですよね。

　では、div5142みたいな、差動合成でない場合も問題はないのですかね？。
　話の前後から考えて、問題ないように思えますが・・・
　オシロのマルチ画面で、単周波数をデジタル入力して、各チャンネルの出力波形を自分で比較すれば良いのかな・・・